|
|
Verifikace generického propojovacího systému pro FPGA
Bartoš, Václav ; Martínek, Tomáš (oponent) ; Puš, Viktor (vedoucí práce)
Tato práce se zabývá návrhem, implementací a provedením simulační verifikace generického propojovacího systému pro čipy FPGA. Tento systém je součástí platformy NetCOPE vyvíjené v projektu Liberouter, v rámci něhož vznikla i tato práce. Nejdříve jsou zde popsány obvyklé postupy návrhu verifikací v jazyce SystemVerilog. Následuje stručný popis propojovacího systému a jeho jednotlivých součástí, zaměřený především na aspekty důležité pro verifikaci. Jádrem práce je pak návrh verifikačního prostředí a řídícího programu testu pro každou ze tří součástí testovaného systému. Při tom se vychází z dříve popsaných principů zavedených v projektu Liberouter, rozšiřuje je však o některé další prvky. Všechny komponenty verifikačního prostředí jsou navrhovány s důrazem na obecnost a znovupoužitelnost, aby mohly být využity i při jiných verifikacích souvisejících s tímto propojovacím systémem. V závěru práce jsou diskutovány výsledky provedené verifikace a nalezené chyby, a je zhodnocen obecný přínos simulačních verifikací při návrhu hardware.
|
|
|
Systém interních sběrnic pro čipy s technologií FPGA
Málek, Tomáš ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Tato práce se zabývá návrhem a implementací propojovacího systému interních sběrnic pro čipy s technologií FPGA. Systém zajišťuje jak komunikaci mezi interními komponentami v rámci čipu, tak jejich komunikaci s ostatními prvky počítače, které jsou namapovány do paměti hostitelského systému. Architektura vysokorychlostní plně duplexní paketově-orientované sběrnice vychází ze stromové topologie. Šířka datové sběrnice je genericky nastavitelná, individuálně pro každou její část. Díky tomu je možné vybudovat jednotný hierarchický systém sběrnic na různých rychlostech, který propojuje různě rychlé komponenty. Navržený propojovací systém byl implementován v jazyce VHDL a je nasazen v projektu Liberouter, který je součástí výzkumného záměru CESNETu Programovatelný hardware.
|
|
|
Verifikace generického propojovacího systému pro FPGA
Bartoš, Václav ; Martínek, Tomáš (oponent) ; Puš, Viktor (vedoucí práce)
Tato práce se zabývá návrhem, implementací a provedením simulační verifikace generického propojovacího systému pro čipy FPGA. Tento systém je součástí platformy NetCOPE vyvíjené v projektu Liberouter, v rámci něhož vznikla i tato práce. Nejdříve jsou zde popsány obvyklé postupy návrhu verifikací v jazyce SystemVerilog. Následuje stručný popis propojovacího systému a jeho jednotlivých součástí, zaměřený především na aspekty důležité pro verifikaci. Jádrem práce je pak návrh verifikačního prostředí a řídícího programu testu pro každou ze tří součástí testovaného systému. Při tom se vychází z dříve popsaných principů zavedených v projektu Liberouter, rozšiřuje je však o některé další prvky. Všechny komponenty verifikačního prostředí jsou navrhovány s důrazem na obecnost a znovupoužitelnost, aby mohly být využity i při jiných verifikacích souvisejících s tímto propojovacím systémem. V závěru práce jsou diskutovány výsledky provedené verifikace a nalezené chyby, a je zhodnocen obecný přínos simulačních verifikací při návrhu hardware.
|
|
|
Systém interních sběrnic pro čipy s technologií FPGA
Málek, Tomáš ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Tato práce se zabývá návrhem a implementací propojovacího systému interních sběrnic pro čipy s technologií FPGA. Systém zajišťuje jak komunikaci mezi interními komponentami v rámci čipu, tak jejich komunikaci s ostatními prvky počítače, které jsou namapovány do paměti hostitelského systému. Architektura vysokorychlostní plně duplexní paketově-orientované sběrnice vychází ze stromové topologie. Šířka datové sběrnice je genericky nastavitelná, individuálně pro každou její část. Díky tomu je možné vybudovat jednotný hierarchický systém sběrnic na různých rychlostech, který propojuje různě rychlé komponenty. Navržený propojovací systém byl implementován v jazyce VHDL a je nasazen v projektu Liberouter, který je součástí výzkumného záměru CESNETu Programovatelný hardware.
|
host ::
RSS.